티스토리 뷰

VHDL

Carry Lookahead Adder

그냥이 2010. 7. 3. 22:19

캐리 예견 가산기

(Carry Lookahead Adder)

 

 

전가산기(Full Adder) 의 캐리의 지연 때문에 생긱는 문제를 해결 하기 위해 만들 어진 방법 입니다.

이 방법은 캐리를 따로 계산 하여 부여 해주기 때문에 빠른 것같습니다. 캐리는 반가산기의 SUM 과 CARRY 라면 SUM + (C(n-1) * CARRY) 으로 표현 할수있습니다.


G = A * B

P = A 

 B

 

C1 = G0 + P0 * C0 = (A0 * B0) + (A0 

 B0) * C0

C2 = G1 + P1 * C1 = (A1 * B1) + (A1 

 B1) * C1

C3 = G2 + P2 * C2 = (A2 * B2) + (A2 

 B2) * C2

C4 = G3 + P3 * C3 = (A3 * B3) + (A3 

 B3) * C3

Cn = G(n-1) + P(n-1) * C(n-1) = (A(n-1) * B(n-1)) + (A(n-1)

 B(n-1)) * C(n-1)

 

Sn = An

Bn
C
n

Gn = An * Bn

Pn = An 

 Bn

C(n+1) = Gn + Pn * Cn = (An * Bn) + (An 

 Bn) * Cn



'VHDL' 카테고리의 다른 글

VHDL 간단한 설명서  (0) 2010.07.03
4bit Carry Lookahead Adder (CLA)  (0) 2010.07.03
[VHDL] Signal, Variable, Constant  (0) 2010.07.03
최근에 올라온 글
최근에 달린 댓글
Total
Today
Yesterday
«   2024/12   »
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31
글 보관함